Organizacja PCI-SIG ogłosiła oficjalne wydanie standardu specyfikacji PCIe 6.0 v1.0, deklarując tym samym zakończenie prac.
Kontynuując konwencję, prędkość przepustowości nadal się podwaja, osiągając 128 GB/s (jednokierunkowo) przy x16, a ponieważ technologia PCIe umożliwia dwukierunkowy przepływ danych w trybie pełnego dupleksu, całkowita przepustowość w obie strony wynosi 256 GB/s. Zgodnie z planem, komercyjne wersje standardu pojawią się w ciągu 12 do 18 miesięcy po publikacji, czyli około 2023 roku, i powinny pojawić się najpierw na platformie serwerowej. PCIe 6.0 pojawi się najwcześniej pod koniec roku, z przepustowością 256 GB/s.
Wracając do samej technologii, PCIe 6.0 jest uważane za największą zmianę w prawie 20-letniej historii PCIe. Szczerze mówiąc, PCIe 4.0/5.0 to drobna modyfikacja wersji 3.0, na przykład kodowanie 128b/130b oparte na NRZ (Non-Return-to-Zero).
PCIe 6.0 przełączyło się na sygnalizację impulsową PAM4 AM, kodowanie 1B-1B. Pojedynczy sygnał może zawierać cztery stany kodowania (00/01/10/11), czyli dwa razy więcej niż poprzednio, co pozwala na pracę z częstotliwością do 30 GHz. Ponieważ jednak sygnał PAM4 jest bardziej kruchy niż NRZ, jest on wyposażony w mechanizm korekcji błędów FEC, który koryguje błędy sygnału w łączu i zapewnia integralność danych.
Oprócz PAM4 i FEC, ostatnią ważną technologią w PCIe 6.0 jest wykorzystanie kodowania FLIT (Flow Control Unit) na poziomie logicznym. W rzeczywistości PAM4 i FLIT nie są nową technologią, ponieważ od dawna stosowano je w ultraszybkim Ethernecie 200G+, a PAM4 nie doczekał się masowej promocji z powodu zbyt wysokich kosztów warstwy fizycznej.
Ponadto PCIe 6.0 pozostaje kompatybilne wstecz.
PCIe 6.0 podwaja przepustowość wejścia/wyjścia do 64 GT/s, zgodnie z tradycją, co przekłada się na rzeczywistą jednokierunkową przepustowość PCIe 6.0X1 wynoszącą 8 GB/s, jednokierunkową przepustowość PCIe 6.0×16 wynoszącą 128 GB/s i dwukierunkową przepustowość PCIe 6.0×16 wynoszącą 256 GB/s. Do obsługi dysków SSD PCIe 4.0 x4, które są obecnie powszechnie używane, wystarczy PCIe 6.0 x1.
PCIe 6.0 będzie kontynuować kodowanie 128b/130b wprowadzone w erze PCIe 3.0. Oprócz oryginalnego CRC, warto zauważyć, że nowy protokół kanałowy obsługuje również kodowanie PAM-4 używane w sieciach Ethernet i GDDR6x, zastępując kodowanie PCIe 5.0 NRZ. W jednym kanale można upakować więcej danych w tym samym czasie, a także mechanizm korekcji błędów danych o niskim opóźnieniu, znany jako korekcja błędów w przód (FEC), co umożliwia zwiększenie przepustowości i zwiększa jej niezawodność.
Wiele osób może zastanawiać się, czy przepustowość PCIe 3.0 jest często niewykorzystana, a PCIe 6.0 ma sens? Ze względu na rosnącą liczbę aplikacji wymagających dużej ilości danych, w tym sztucznej inteligencji, kanały IO o wyższej prędkości transmisji stają się coraz bardziej pożądane przez klientów na rynku profesjonalnym, a wysoka przepustowość technologii PCIe 6.0 może w pełni wykorzystać wydajność produktów wymagających wysokiej przepustowości IO, w tym akceleratorów, uczenia maszynowego i aplikacji HPC. PCI-SIG ma również nadzieję skorzystać z rozwoju przemysłu motoryzacyjnego, który jest gorącym punktem dla półprzewodników. Grupa PCI-Special Interest Group utworzyła nową grupę roboczą ds. technologii PCIe, aby skupić się na sposobach zwiększenia adopcji technologii PCIe w przemyśle motoryzacyjnym, w obliczu rosnącego zapotrzebowania ekosystemu na przepustowość. Jednak ponieważ mikroprocesor, GPU, urządzenie IO i pamięć masowa mogą być podłączone do kanału danych, komputer PC musi uzyskać obsługę interfejsu PCIe 6.0, producenci płyt głównych muszą zachować szczególną ostrożność w zakresie układania kabli obsługujących sygnały o dużej prędkości, a producenci chipsetów również muszą poczynić odpowiednie przygotowania. Rzecznik firmy Intel odmówił podania daty dodania obsługi PCIe 6.0 do urządzeń, ale potwierdził, że konsumenckie Alder Lake oraz serwerowe Sapphire Rapids i Ponte Vecchio będą obsługiwać PCIe 5.0. NVIDIA również odmówiła podania daty wprowadzenia PCIe 6.0. Jednak urządzenia BlueField-3 DPU dla centrów danych już obsługują PCIe 5.0; Specyfikacja PCIe określa jedynie funkcje, wydajność i parametry, które należy zaimplementować na poziomie warstwy fizycznej, ale nie precyzuje sposobu ich implementacji. Innymi słowy, producenci mogą projektować strukturę warstwy fizycznej PCIe zgodnie z własnymi potrzebami i rzeczywistymi warunkami, aby zapewnić funkcjonalność! Producenci okablowania mogą pozwolić sobie na więcej przestrzeni!
Czas publikacji: 04.07.2023