Wprowadzenie do specyfikacji PCIe 5.0

• Wprowadzenie do specyfikacji PCIe 5.0

Specyfikacja PCIe 4.0 została ukończona w 2017 roku, ale nie była obsługiwana przez platformy konsumenckie do czasu wprowadzenia na rynek 7-nanometrowej serii procesorów AMD Rydragon 3000. Wcześniej technologię PCIe 4.0 wykorzystywały jedynie produkty takie jak superkomputery, szybkie pamięci masowe klasy korporacyjnej oraz urządzenia sieciowe. Chociaż technologia PCIe 4.0 nie została jeszcze wdrożona na szeroką skalę, organizacja PCI-SIG od dawna opracowuje szybszą wersję PCIe 5.0. Prędkość sygnału wzrosła dwukrotnie z obecnych 16 GT/s do 32 GT/s, przepustowość może osiągnąć 128 GB/s, a specyfikacja w wersji 0.9/1.0 została ukończona. Tekst standardu PCIe 6.0 w wersji 0.7 został wysłany do członków, a prace nad standardem są na dobrej drodze. Szybkość pinów PCIe 6.0 wzrosła do 64 GT/s, czyli 8 razy więcej niż w PCIe 3.0, a przepustowość w kanałach x16 może przekraczać 256 GB/s. Innymi słowy, obecna prędkość PCIe 3.0 x8 wymaga tylko jednego kanału PCIe 6.0. Jeśli chodzi o wersję 0.7, PCIe 6.0 osiągnęło większość pierwotnie zapowiadanych funkcji, ale pobór mocy został jeszcze bardziej poprawiony.d, a standard wprowadził nową konfigurację mocy L0p. Oczywiście, po ogłoszeniu w 2021 roku, PCIe 6.0 może być dostępne komercyjnie najwcześniej w 2023 lub 2024 roku. Na przykład PCIe 5.0 zostało zatwierdzone w 2019 roku i dopiero teraz pojawiły się przypadki zastosowań.

W porównaniu z poprzednimi standardowymi specyfikacjami, specyfikacje PCIe 4.0 pojawiły się stosunkowo późno. Specyfikacje PCIe 3.0 zostały wprowadzone w 2010 roku, 7 lat po wprowadzeniu PCIe 4.0, więc ich żywotność może być krótka. W szczególności niektórzy dostawcy zaczęli projektować urządzenia warstwy fizycznej PCIe 5.0 PHY.

Organizacja PCI-SIG przewiduje, że oba standardy będą przez pewien czas współistnieć, a PCIe 5.0 jest wykorzystywane głównie w urządzeniach o wysokiej wydajności i wyższych wymaganiach przepustowości, takich jak karty graficzne do sztucznej inteligencji, urządzenia sieciowe itp., co oznacza, że PCIe 5.0 z większym prawdopodobieństwem pojawi się w centrach danych, sieciach i środowiskach HPC. Urządzenia o niższych wymaganiach przepustowości, takie jak komputery stacjonarne, mogą korzystać z PCIe 4.0.

W przypadku PCIe 5.0 szybkość sygnału zwiększono z 16 GT/s w przypadku PCIe 4.0 do 32 GT/s, nadal wykorzystując kodowanie 128/130, a przepustowość x16 zwiększono z 64 GB/s do 128 GB/s.

Oprócz podwojenia przepustowości, PCIe 5.0 wprowadza inne zmiany, m.in. modyfikację konstrukcji elektrycznej w celu poprawy integralności sygnału i wstecznej kompatybilności z PCIe. Ponadto PCIe 5.0 zostało zaprojektowane zgodnie z nowymi standardami, które zmniejszają opóźnienia i tłumienie sygnału na duże odległości.

Organizacja PCI-SIG spodziewa się ukończyć wersję 1.0 specyfikacji w pierwszym kwartale tego roku, ale może opracowywać standardy, ale nie ma wpływu na moment wprowadzenia urządzenia końcowego na rynek. Oczekuje się, że pierwsze urządzenia PCIe 5.0 pojawią się w tym roku, a kolejne produkty pojawią się w 2020 roku. Jednak zapotrzebowanie na wyższe prędkości skłoniło organizację do zdefiniowania kolejnej generacji PCI Express. Celem PCIe 5.0 jest zwiększenie prędkości standardu w jak najkrótszym czasie. Dlatego PCIe 5.0 zostało zaprojektowane po prostu po to, aby zwiększyć prędkość do standardu PCIe 4.0, bez żadnych innych istotnych nowych funkcji.

Na przykład PCIe 5.0 nie obsługuje sygnałów PAM 4 i zawiera wyłącznie nowe funkcje niezbędne do umożliwienia standardowi PCIe obsługi prędkości 32 GT/s w możliwie najkrótszym czasie.

Wyzwania sprzętowe

Głównym wyzwaniem w przygotowaniu produktu do obsługi PCI Express 5.0 będzie długość kanału. Im większa szybkość sygnału, tym wyższa częstotliwość nośna sygnału przesyłanego przez płytę główną. Dwa rodzaje uszkodzeń fizycznych ograniczają zakres, w jakim inżynierowie mogą propagować sygnały PCIe:

· 1. Tłumienie kanału

· 2. Odbicia powstające w kanale na skutek nieciągłości impedancji w pinach, złączach, otworach przelotowych i innych strukturach.

Specyfikacja PCIe 5.0 wykorzystuje kanały z tłumieniem -36 dB przy 16 GHz. Częstotliwość 16 GHz reprezentuje częstotliwość Nyquista dla sygnałów cyfrowych 32 GT/s. Na przykład, gdy sygnał PCIe 5.0 zaczyna pracę, może mieć typowe napięcie międzyszczytowe 800 mV. Jednak po przejściu przez zalecany kanał -36 dB, wszelkie podobieństwo do otwartego oka zostaje utracone. Tylko poprzez zastosowanie korekcji w nadajniku (de-akcentuacja) i korekcji w odbiorniku (kombinacja CTLE i DFE) sygnał PCIe 5.0 może przejść przez kanał systemowy i zostać dokładnie zinterpretowany przez odbiornik. Minimalna oczekiwana wysokość oka dla sygnału PCIe 5.0 wynosi 10 mV (po korekcji). Nawet przy niemal idealnym nadajniku o niskim jitterze, znaczne tłumienie kanału zmniejsza amplitudę sygnału do punktu, w którym wszelkie inne uszkodzenia sygnału spowodowane odbiciami i przesłuchem mogą zostać usunięte, aby przywrócić wzrok.