- Wprowadzenie do specyfikacji PCIe 5.0
Specyfikacja PCIe 4.0 została ukończona w 2017 r., ale nie była obsługiwana przez platformy konsumenckie aż do serii 7 nm Rydragon 3000 firmy AMD, a wcześniej tylko produkty takie jak superkomputery, szybkie pamięci masowe klasy korporacyjnej i urządzenia sieciowe korzystały z technologii PCIe 4.0.Chociaż technologia PCIe 4.0 nie została jeszcze zastosowana na dużą skalę, organizacja PCI-SIG od dawna opracowuje szybsze PCIe 5.0, szybkość sygnału podwoiła się z obecnych 16GT/s do 32GT/s, przepustowość może osiągnąć 128 GB/s s, a specyfikacja wersji 0.9/1.0 została ukończona.Wersja 0.7 tekstu standardu PCIe 6.0 została wysłana do członków, a rozwój standardu przebiega zgodnie z planem.Szybkość pinów PCIe 6.0 została zwiększona do 64 GT/s, czyli 8 razy więcej niż w przypadku PCIe 3.0, a przepustowość w kanałach x16 może być większa niż 256 GB/s.Innymi słowy, bieżąca prędkość PCIe 3.0 x8 wymaga do osiągnięcia tylko jednego kanału PCIe 6.0.Jeśli chodzi o wersję 0.7, PCIe 6.0 osiągnęło większość pierwotnie ogłoszonych funkcji, ale zużycie energii jest nadal lepszed, a w standardzie nowo wprowadzono sprzęt do konfiguracji mocy L0p.Oczywiście po zapowiedzi w 2021 roku, PCIe 6.0 może być dostępne komercyjnie najwcześniej w 2023 lub 2024 roku.Przykładowo PCIe 5.0 zostało zatwierdzone w 2019 roku i dopiero teraz pojawiają się przypadki zastosowań
W porównaniu z poprzednimi standardowymi specyfikacjami, specyfikacje PCIe 4.0 pojawiły się stosunkowo późno.Specyfikacje PCIe 3.0 wprowadzono w 2010 roku, 7 lat po wprowadzeniu PCIe 4.0, zatem żywotność specyfikacji PCIe 4.0 może być krótka.W szczególności niektórzy dostawcy zaczęli projektować urządzenia warstwy fizycznej PCIe 5.0 PHY.
Organizacja PCI-SIG spodziewa się, że te dwa standardy będą przez jakiś czas współistnieć, a PCIe 5.0 jest używany głównie w urządzeniach o wysokiej wydajności o wyższych wymaganiach dotyczących przepustowości, takich jak GPU dla sztucznej inteligencji, urządzenia sieciowe itp., co oznacza, że PCIe 5.0 jest częściej pojawiają się w centrach danych, sieciach i środowiskach HPC.Urządzenia o mniejszych wymaganiach dotyczących przepustowości, takie jak komputery stacjonarne, mogą korzystać z PCIe 4.0.
W przypadku PCIe 5.0 szybkość sygnału została zwiększona z 16GT/s w PCIe 4.0 do 32GT/s, nadal przy użyciu kodowania 128/130, a przepustowość x16 została zwiększona z 64 GB/s do 128 GB/s.
Oprócz podwojenia przepustowości, PCIe 5.0 wprowadza inne zmiany, zmieniając konstrukcję elektryczną w celu poprawy integralności sygnału, wstecznej kompatybilności z PCIe i nie tylko.Ponadto PCIe 5.0 zostało zaprojektowane z myślą o nowych standardach, które redukują opóźnienia i tłumienie sygnału na dużych dystansach.
Organizacja PCI-SIG spodziewa się ukończenia wersji 1.0 specyfikacji w pierwszym kwartale tego roku, może jednak opracować standardy, ale nie ma wpływu na to, kiedy urządzenie końcowe zostanie wprowadzone na rynek i oczekuje się, że pierwsze PCIe 5.0 urządzenia zadebiutują w tym roku, a w 2020 pojawi się więcej produktów. Jednak potrzeba wyższych prędkości skłoniła organ normalizacyjny do zdefiniowania następnej generacji PCI Express.Celem PCIe 5.0 jest zwiększenie szybkości standardu w możliwie najkrótszym czasie.Dlatego PCIe 5.0 zaprojektowano tak, aby po prostu zwiększyć prędkość do standardu PCIe 4.0 bez żadnych innych znaczących nowych funkcji.
Na przykład PCIe 5.0 nie obsługuje sygnałów PAM 4 i zawiera jedynie nowe funkcje potrzebne do umożliwienia standardowi PCIe obsługi 32 GT/s w możliwie najkrótszym czasie.
Wyzwania sprzętowe
Głównym wyzwaniem w przygotowaniu produktu obsługującego PCI Express 5.0 będzie związana z długością kanału.Im większa szybkość sygnału, tym wyższa częstotliwość nośna sygnału przesyłanego przez płytkę drukowaną.Dwa rodzaje uszkodzeń fizycznych ograniczają zakres, w jakim inżynierowie mogą propagować sygnały PCIe:
· 1. Tłumienie kanału
· 2. Odbicia występujące w kanale na skutek nieciągłości impedancji w pinach, złączach, otworach przelotowych i innych konstrukcjach.
Specyfikacja PCIe 5.0 wykorzystuje kanały z tłumieniem -36dB przy 16 GHz.Częstotliwość 16 GHz reprezentuje częstotliwość Nyquista dla sygnałów cyfrowych o przepustowości 32 GT/s.Na przykład po uruchomieniu sygnału PCIe5.0 może on mieć typowe napięcie międzyszczytowe wynoszące 800 mV.Jednak po przejściu przez zalecany kanał -36dB traci się wszelkie podobieństwo do otwartego oka.Tylko poprzez zastosowanie korekcji opartej na nadajniku (usunięcie akcentu) i korekcji odbiornika (połączenie CTLE i DFE) sygnał PCIe 5.0 może przejść przez kanał systemowy i zostać dokładnie zinterpretowany przez odbiornik.Minimalna oczekiwana wysokość oka sygnału PCIe 5.0 wynosi 10 mV (po wyrównaniu).Nawet w przypadku niemal idealnego nadajnika o niskim jitterze znaczne tłumienie kanału zmniejsza amplitudę sygnału do punktu, w którym można zamknąć każdy inny rodzaj uszkodzenia sygnału spowodowanego odbiciami i przesłuchami, aby przywrócić obraz.
Czas publikacji: 6 lipca 2023 r